等效性验证EC-FPGA
在航空航天等高可靠领域中标准要求等效性检查，而使用FPGA抗辐芯片，一次落焊成本高，综合工具、布局布线工具很有可能在综合优化的时候引入的未预期错误和漏洞，导致设计的故障。此外，Formality，Formal Pro等现有的等效性检查工具对ASIC综合器支持好，而对FPGA综合器的优化功能并支持不好，且这些工具所需的人力成本也很高。
EC-FPGA工具能进行RTL与RTL，RTL与网表以及网表与网表的比较。能发现综合工具、布局布线器引入的未预期错误和漏洞，能加速设计周期，减少等效性验证消耗，它支持所有逻辑优化技术，减少后端修正/流片失败风险。
一些可检查的问题：
●总线连接问题
●并行读操作的一致性问题
●错误的状态重编码
●未驱动\未连接的wire
●错误编码的流水操作
●错误的BRAM参数设定
●不恰当的低功耗门控时钟
●布局布线连接问题
●多余的逻辑
EC-FPGA工作流程
EC-FPGA工具主要有两种用法：
●检查重新综合后，两个RTL代码时序和逻辑是否等效
●检查经过综合器优化后，网表与RTL代码逻辑和时序是否等效
